Implementación de CPU/GPU y memoria en un enfoque 3D híbrido

La tecnología de integración de memoria y procesador 3D, informan los investigadores de Tokyo Tech, ha logrado el rendimiento más alto alcanzable en todo el mundo, allanando el camino para una computación más rápida y eficiente. Apodada “BBCube 3D”, esta innovadora arquitectura en capas proporciona un mayor rendimiento de datos que las tecnologías de memoria de última generación, al mismo tiempo que minimiza la energía necesaria para acceder a los bits.

En esta era digital, los ingenieros e investigadores siguen desarrollando nuevas tecnologías asistidas por computadora que requieren más ancho de banda de datos entre las unidades de procesamiento (o PU, como GPU y CPU) y los chips de memoria. Algunos ejemplos de aplicaciones modernas de alto rendimiento incluyen inteligencia artificial, simulaciones moleculares, predicción climática y análisis genético.

Sin embargo, para aumentar el rendimiento de datos, agregue más cables entre las PU y la memoria o aumente la velocidad de datos. El primer enfoque es difícil de implementar en la práctica porque la transmisión entre los componentes antes mencionados generalmente se realiza en dos dimensiones, lo que dificulta agregar más cables. Por otro lado, aumentar la tasa de datos requiere aumentar la energía necesaria para acceder a un bit cada vez, lo que se denomina “energía de acceso a bits”, lo que también es un desafío.

Afortunadamente, un equipo de investigadores del Instituto de Tecnología de Tokio (Tokyo Tech) en Japón ahora pudo encontrar una solución viable a este problema. en los últimos Simposio IEEE 2023 sobre tecnología y circuitos VLSI En el estudio del prof. Takayuki Ohba y sus colegas propusieron una tecnología llamada “Bumpless Build Cube 3D” o BBCube 3D. Esta tecnología puede resolver los problemas antes mencionados para una mejor integración de las PU y la memoria dinámica de acceso aleatorio (DRAM).

Como sugiere el nombre, el aspecto más notable de BBCube 3D es la implementación de las conexiones entre PU y DRAM en tres dimensiones en lugar de dos. El equipo pudo lograr esta hazaña mediante el uso de una estructura de apilamiento innovadora en la que los troqueles de PU se asientan en varias capas de DRAM, todas conectadas a través de vías de silicio (TSV).

La arquitectura compacta general del BBCube 3D, la ausencia de las típicas micro fluctuaciones de soldadura y el uso de TSV en lugar de cables más largos contribuyen a una baja capacitancia parásita y baja resistencia. Esto mejora el rendimiento eléctrico del dispositivo en varios frentes.

Además, los investigadores implementaron una estrategia innovadora que involucra entradas/salidas (IO) blindadas de cuatro fases para hacer que el BBCube 3D sea más inmune a las interferencias. Ajustaron el tiempo de las líneas de E/S adyacentes para que siempre estén desfasadas entre sí, lo que significa que nunca cambian de valor simultáneamente. Esto reduce la diafonía y hace que el funcionamiento del dispositivo sea más fiable.

El equipo evaluó la velocidad de la arquitectura propuesta y la comparó con la velocidad de dos tecnologías de memoria de última generación: DDR5 y HBM2E. “BBCube 3D tiene el potencial de alcanzar 1,6 terabytes por segundo, que es 30 veces más rápido que DDR5 y cuatro veces más rápido que HBM2E”, dice el Prof. Ohba, explicando los resultados de su experimento.

Además, BBCube 3D también representa un avance significativo en términos de energía de acceso a bits. “Con la baja resistencia térmica y la baja impedancia del BBCube, se pueden superar los problemas de gestión térmica y de energía comunes a la integración 3D”, explica el Prof. Ohba, “Como resultado, la tecnología propuesta puede lograr un rendimiento extraordinario al acceder a bits de energía que son 1/20 y 1/5 respectivamente de DDR5 y HBM2E”.